2009,10/29のLXeTPC (TXePET) 打ち合わせのメモ原稿

以下、メモ（敬称略）です。ここで、Q（質問）、A（答え）、C（コメント）です。

次期実験- 16ch PAD読み出し-

TPCハードウェア、三原

16ch PAD読み出しの TPC試験の計画が項目別に以下のように示された。

1. プレアンプ
   - Cold部分 : 1 chテスト, 16chのPCボードの設計と製作, Warm部分と一緒にテスト
   - Warm部分：回路設計 (A250?) と製作, Cold部分と一緒にテスト
2. シェーパー : 回路設計と製作
3. WFD（波形デジタイザ）：回路室倉庫より4ch/モジュール(100MHz FDC) x 4台
4. TPC組み立て：5cmドリフト,新PCボード, ケーブル(twisted, LiqArグループ使用のもの), フィードスル, グリッドメッシュ@GND
5. 新チェンバー：発注済
6. 真空関連の改善：ゲッターポンプの導入, 排気
7. 精製循環 : 循環速度向上 - 冷凍機コンプレッサー増強
8. WFDのためのDAQ準備 - FDC/CAMAC

次に、それぞれの項目ごとに年度内のスケジュールが示された。

プリアンプの1chテストは低温試験も含めて11月18日までに終了し、Cold部分の16ch PCボードの回路設計（20日間）に取りかかる。製作期間に3週間をあて、12月末までに完成させる。Warm部分の設計（4週間）と製作（6週間）も同時に行う。ColdとWarmを合わせて1月早々に試験する（１週間）。シェーパーもWarm部分と平行して行う。

WFDなどのDAQシステムのテストをすぐに開始する。

TPC本体に必要な部品の手配・準備をすぐに開始し、2月5日に組上げ作業を開始し、2月8日から真空引き（10日間）、2月22日から液化（２日間）を行う。精製循環を２週間行い、3月9日からデータと取り始める（DAQ start)。

C : ゲッターポンプは追加予算で要求した方がよい。11月30日までに発注できればこの実験に間に合わせることが出来る。

C : 冷凍機コンプレッサー増強による生成循環速度向上の他に、冷凍機のupgrade/power-upも考えている。ただ、チェンバーに取付け部分の変更が必要となる。

今年度の工程表（つづき），東

一般に、MOSトランジスタはゲート,ソース間の電圧V_GSをソース、ドレイン間の電流I_SDに変換する。このとき、V_GSはMOS特有の閾値V_th以上が条件となる。それ以下の場合、電流は指数関数的に減少する。

ASICチップには増幅回路としてフォールデットカスコード回路が使用されている。これは電圧信号を一旦、電流信号に変えてゲート接地増幅段に接続するカスコード回路の１つで、入力トランジスタが折り返したような形のもので低電圧動作が可能なものである。入力信号が電圧ゼロの時は、左のMOSトランジスタのゲートが閉じるので、右側のMOSトランジスタのSD(Source-Drain)間を電流が流れる。逆に大きな電圧の場合は左のMOSトランジスタのSD間に電流が流れ、右のMOSトランジスタのゲートが閉じる（差動増幅）。追加されるカレントミラー回路（定電流源）は、このフォールデットカスコード回路のドレイン電流の絶対量を供給する。

今年度末までに以下の３つの目標がある。

1. ASICチップテクニカルレポート
   - ASICグループ向け : デザインキットの具体的な使い方／注意点
   - LXeグループ向け : 液体キセノン用ASICに関する説明 (12月末）、及びテスト方法（３月上旬）
2. 0.5umプロセス修正
   - 回路設計とレイアウト設計（10/29 , カレントミラー回路追加, 8ch/チップ）
   - テストボード設計（12月末）
   - 動作試験、冷却試験（2月末 - 3月上旬）
   
3. 0.25umプロセス回路設計（32ch/チップ）
   - 環境／デザインキットに慣れる（11月第一週）
   - 回路設計（11月上旬に打合せ）

Q : カレントミラー回路の有無それぞれの場合のシミュレーションによる性能をレポートとしてまとめてほしい。

A : はい、12月中に行います。

Q : CTCC基盤上にJFETも含めてフロントエンドエレクトロニクスを実装するプロジェクトを科研費に申請している。できれば、そこに実装されるASICチップの設計にも関わってほしい。

A : はい、了解しました。

エレクトロニクス、田中

参照論文（A.Pullia et al., "A cold low noise preamplifier for use in liquid xenon", IEEE NSS07 Nuclear Science Symposium Conference Record, 2007, vol.1, pp.424-428　）のプリアンプ回路に基づいて、業者と16chボード製作について打合せを行った。部品はこちらから供給することで製作コストを削減する。このcold部分はJFETなどを実装したチャンネルごとのdaughter boardを上図のように並べる案を話しあった。

シェイパーも同様に考える必要がある。できれば、プリアンプのwarm部分と同じボードに実装したい。

電荷シグナルの波形測定用にUSBデジタルスコープ（6ch、200MHz、６GHz sampling)を購入したい。

C/Q : 図を見るとよいアイデアと思う。液面がdaughter boardのどこかにあるのか心配である。液面をモニターするための温度計をそれらのボードに載せることがよいと思う。

A : 全体の大きさから液面はdaughter boardの上のほうになるようにみえる。また、キセノンの量を追加することもできる。

C/Q : LTCC-ASICチップ等実装の場合、このLTCCがエンドキャップとなり液体キセノンと真空層との壁になるようなR&Dもぜひ考慮してほしい。その場合、すべてのエレクトロニクスは真空側に実装され、液体キセノンをよごさない。

A : 了解しました。

C : Auto-dispensor でパターンが作成できるので、いろいろの提案をして下さい。

²²Naソースによるγ線シグナル、藤井（電子メール）

東大ICEPPでネットワーク不具合が生じたため、Webex meetingに出られず、電子メールで報告します。

先週、NaIシンチレーターを外部カウンターとして使用して²²Naガンマ線ソース（陽電子と1275KeVガンマ線放出）の有無のそれぞれのデータを収集した。トリガーは２本の内部PMTの2-foldコインシデンスであった。

まだ正確な評価をする必要があるが、γ線イベントが電荷シグナルで測定できた。 スライドに、より現実的にしたシミュレーションの結果と実験結果をまとめたので参照してほしい。質問等あれば藤井まで連絡してほしい。

その他

以上。