以下、メモ(敬称略)です。ここで、Q(質問)、A(答え)、C(コメント)です。
α線ソースからの電荷シグナルのパルス高をポケットMCA8000A (AMPTEK) で読み込んで解析した。データは6/5と6/18に取った。前者は ローパスフィルター(LPF)を通したもので、後者はLPF無しのものである。LPFはPMTシグナルからのクロストークノイズを軽減するために使用した。このとき、TPCの電場(E)は0, 1.5KV, 1.75KV, 2KV, 2.25KVと2.5KV/cmと変化させた。ここで、E=0のデータは電荷シグナルがないため、ペデスタル分布とした。
6/5と6/18のデータともにE値によらずに43mVの付近にピークがあった。ペデスタルはほとんどがこのピークより小さな値の領域に分布している。LPF無しの6/18のペデスタルは6/5のものより増加している。ここで、パルス高の単位は前回に報告した方法によい構成したものでる。50mV以上のデータをガウス分布でフィットを行い、それぞれ、その平均値のE依存性を計算した。それはEとともに増大し、E=2.5KV/cmでの平均値はE=1.5KV/cmのものに比べて60-70%大きくなっている。6/5のものは6/18のものの70-80%である。
二つのPMTシグナルをCAMAC ADCで読み込むとき、11dB(x 0.28)のアッテネータを使用している。「アッテネータは古くなると接触不良等で劣化する」(東大森研究室)との指摘があったので、ペデスタル分布の比較を行った。その結果を下の表にまとめた。また、シンチレーションシグナルも同様にデータを取った。
PMT | 平均値(0dB) | RMS(0dB) | 平均値(11dB) | RMS(11dB) |
---|---|---|---|---|
1 | 2.86 | 3.44 | 11.6 | 1.9 |
2 | 3.81 | 5.62 | 15.2 | 1.9 |
前回報告したPMT解析によりσ(Sigma),平均値(Mean)そしてゲインを求め下表にまとめた。
PMT | σ/平均値(0dB) | ゲイン(0dB) | σ/平均値(11dB) | ゲイン(11dB) |
---|---|---|---|---|
1 | 0.0584 | 4.89E06 | 0.0682 | 2.13E06/att, 7.56E06 |
2 | 0.126 | 1.97E07 | 0.125 | 5.62E06/att, 1.99E07 |
このとき、ペデスタルは無視した。アッテネータを入れた方がゲインを大きく見積もっている。
精製純化開始以来、1ヶ月後の6月1日から6月24日までのTPC電荷シグナルのオシロスコープによる観測をまとめた。
6/1-24の間に、下のように少なくとも2回シンチレーション光量が落ちた。
(1)6/11 午前0時から2時の間 20%程度減
(2)6/19 午前10時から正午の間 10%程度減(要チェック)
これらから、ときどき不純物が突出しているように見える。
α線ソースよりの電荷シグナルの大きさの経過(PDFファイルの図を目測)を下のようにまとめる。
6/1 40mV with LPF
6/10 50mV with LPF
6/12 35mV with LPF
6/16 60mV with LPF, 90mV w/o LPF
6/19 20mV with LPF
6/20 30mV with LPF
6/22 50mV with LPF, 80mV w/o LPF
6/24 60mV with LPF, 100mV w/o LPF
次に、5.49MeVのα線による電荷シグナルの大きさを見積もる。 電離エネルギーは15.6eV で、351,923個の電子を電離する。2KV/cmの電場中、その内4%(E. Aprile et al.,NIM A307 (1991)119-125)の電子が再結合を免れるとすると、14,077個の電子がアノードパッドに到着する。これは2.2fCの電荷量に相当する。プリアンプA250(AMPTEK)のゲインは1V/pCで、プリアンプ出力は2.2mVとなる。ポストアンプのゲインは80倍で、ポストアンプ出力は0.18Vとなる。この出力値は上の測定値のw/o LPFすなわちLPF無しのものと直接比較されるものである。したがって、6/24の測定値はその56%程度で、これを酸素相当の不純物濃度に換算すると75ppb(減衰長=18.7mm)となる。これはスコープ上の目測によるもので、さらに定量的評価にはMCAなどによる解析が必要である。
511KeVγ線は光電効果により、再結合が無視できるすると5.2fCの電荷量を生成する。ポストアンプ後のシグナルの大きさは0.42Vとなる。現在のプリアンプxポストアンプのゲインは80V/pCであるが、さらに少なくとも数倍ほど(最大+5Vまでの入力可能なADCなら10倍程度)大きくてよい。
現在R&D中のASICチップのゲインは8.2V/pCで、明らかに小さすぎる。すなわち、50から100倍程度大きく変更しなければならないと思う。ノイズ状況を確かめてから、プリアンプとシェーピングアンプのそれぞれでどれくらいのゲインにすべきかを決めなければならない。
テストボードは明日納入予定である。
シミュレーションはPET用のGATEをinstallするため、GEANT4をupdate/debug中である。
共通の技術基盤のR&Dを明確にし、測定器開発室に提案したい。End-plate上、2次元の読み出しでパッド面の裏側にフロントエレクトロニクス(ASICチップ)を実装することを最終目標としている。
第二回目を7月1日水曜日午後5時から3号館7階会議室でキーパーソンの出席を得て行う予定である。
グループ内の打合せを6/29月曜日午後2時より実験棟多目的室で行う。そこで、できるだけ使用する機器も持ち込みたい。
今回の精製循環は7月末まで続けることになる予定である。 その後、サマーチャレンジの準備に移りたい。それと同時に、チェンバーの改良、コンプレッサーの増強、PMT, APDの購入等を行いたい。前回のmeetingでの今年度研究予定を確認してほしい。
以上。