10/28のLXeTPC (TXePET) 打ち合わせのメモ原稿

以下、メモ（敬称略）です。ここで、Q（質問）、A（答え）、C（コメント）です。

ASIC Flash-ADCテスト（田中）

フロントエンドASIC（東）

設計中のASICでは、チャンネルごとのアナログシグナルのみを出力する。消費電力を押さえるため、ディスクリ出力などのdigital出力はなくした。Pre-Ampのゲインは31.7V/pCで、そのdecay timeは1usecを中心に可変とした。すなわち、decay timeを抵抗値により切り替える。例えば、pMosを抵抗として使用し、100kΩ、200kΩで0.5us、1usとなる。0から10fCの入力シグナルに対してlinearな出力となるようにした。（液体キセノン中の電離電子電荷は約5fC/0.5MeV）

Q : pMosでの消費電力とノイズは？

A : pMosの大きさを調整してレイアウトを決める。 vddは抵抗値で制御する（電流調整）。電流が大きいほど安定する。

Q : 電流がながれているか

A : FETでは流れていない。電圧で制御される。

Q : どのような形でできてくるか。

A : テストボード用として出荷する。したがって、そのまま、液体キセノン中に設置できるようなものではない。

TPC試験（金子）

3mm gap, 1kV/3mmの平行板のイオンチェンバー、したがって、グリッドなしとして、α線のシグナルを観測した。使用したPreAmpは、ORTEC 142で、ゲインとノイズは、それぞれ45mV/Si-MeVと1.6keV/Si w/o C　である。期待されるシグナルの大きさが10mVに対して、ノイズが数10mVあり、シグナルを見ることができなかった。

TPC用の高安定な高圧電源が購入されているので、次回、それを使用したい。

C : ノイズ対策のため、高圧電源のアースラインに1MΩ程度の抵抗を直列に入れてみてはどうか。

その他

以上。