2014, 10/24のLXeTPC (TXePET) 打ち合わせのメモ原稿

日時：10月24日、金曜日、午後1時30分より
場所：1号館談話室２
出席者：濱西（横浜国大）、三原、田内（KEK）

以下、メモ（敬称略）です。ここで、Q（質問）、A（答え）、C（コメント）です。

XEMIS2シミュレーション進捗状況、濱西

ファイル：pdf
最初にこれまでの結果を秋の学会発表を下に説明した。
学会後の進捗状況を添付のスライドを使用して報告した。主に、TPCの電場用の銅電極リング形状の最適化を行っている。XEMIS2の基本設計では、厚さ1mm,幅4mmの銅のリングが5mm間隔に配置され軸方向の一様電場を形成している（Pattern 1）。光電子増倍管はこれらリングの外側に配置されている。そのため、シンチレーション光の一部がリングによって遮蔽される。この設計では、中心からθ=60°で散乱したγ線の液体キセノン中での反応によるシンチレーション光量の約50%が遮蔽されてしまう。最適化ではこの遮蔽率を小さくすることを目指している。そのため、リングの幅を2mmにしたもの（Pattern 2)、10mm間隔にしたもの（Pattern 3)をシミュレーションした。

Pattern 2 と3は、Pattern 1に比べて、それぞれ33%と55%の光量の増加が得られた。リングの間隔を倍に広げた方が光量を増やしやすいことがわかった。

中央のカソードのXEMIS2の基本設計は厚さ0.5mmのアルミ板である。このため、θ=0°付近で光量が大幅に減じてしまうことがわかっている（学会発表）。これを回復するために、アルミ版をワイヤーメッシュに変更してシミュレーションを行う予定である。また、エネルギー分解能も同時に評価を行う予定である。

C : PMTの配列面に垂直方向の深さを再構成するために使用している「２次元の分散」DはMEG実験の定義を用いている。このDはXEMIS2で負の数となっている。ただし、絶対値が大きい方がより深くなっており、また、Dと深度距離は比例している。簡単な数式で、Dは必ずしもpositive definiteでないことを示すことはできるが、もう一度、プログラムにバグ等ないかチェックすべきである。
C : 電極用の銅リングの間隔を倍の10mmにすることは電場の一様性に影響するかもしれない。Subatehでどのように電場の計算（最適化）が行われているのか聞いてみた方がよい。
C : 説明されたように、中央カソードのアルミ版をワイヤーメッシュに置き換えてシミュレーションしたほうがよい。このとき、そのカソード形状は四角でも構わない。

PMTシグナルのcharge amp出力のSpice計算、田内

詳細説明：電子ログのAPD-66
前回報告したように、PMTシグナルのcharge amp出力のパルスのdecay timeτが設定値の約1/10になってしまっていることをSpice simulation ( LTspice）で再現することを試みた。その結果、PMTシグナルを50Ωでターミネーションしてcharge ampに入力するとτが約1/10に、ターミネーションしないときは約1/2になることを示すことができた。また、τを小さくする原因をPMTベース回路中で見つけることができた。そのパラメータ、具体的には二つの抵抗値を小さくするとよりよく測定結果を再現できることもわかった。詳細は上記の電子ログを参照のこと。

τが小さくなることへの対策として、shaping timeを出来るだけ小さい0.5usにすること、この0.5usはMCAのK102の最小値である。3usに比べてundershootの大きさが小さくなる。　

また、PMTは通常高いゲイン（> 10⁵ )で使用されるので、charge ampのゲインの小さいもの、Cf=470pF, Rf=20MΩのものを試験する予定である。ここで、これまで使用したものは、Cf=0.1pF, Rf=1GΩ（500MΩ @Ortech 142PC）である。

その他、三原

東大の修士過程の学生（複数）を実験室等案内した。現在、進行中の予冷器の試験、TRIUMFから送られた機器の調査などに参加する予定である。また、TPC試験（新たなASICによる読み出し）への参加も勧めたい。

次回、10/31（金）午後１時30分, 3号館2階会議室222の予定。
以上。