CCDバーテックス検出器R&Dプロジェクト

プロジェクトの概要

ILC測定器に用いるバーテックス検出器の候補として、我々の グループでは高精細画素CCD (Fine Pixel CCD; FPCCD) に 基づいたバーテックス検出器を提案している。この案では、 荷電粒子による信号は約1msにわたる1バンチトレインに ついて蓄積され、トレインとトレインの間の約200msで 読み出される。我々はこのFPCCDを用いたバーテックス検出器の 実用化を目指し、以下のような項目についてのR&Dを 行なおうとしている:
  • 新型のFPCCDセンサーの開発
  • FPCCD読出しのためのASICの開発
  • プロトタイプラダーの試作と性能評価

なぜFPCCDか?

ILCにおいては電子と陽電子はバンチと呼ばれるかたまりとなって衝突を 繰り返す。2820個のバンチは337nsの間隔を置いて一連の衝突を起こす。 この2820個のバンチの連なりはトレイン(train)と呼ばれ、このトレイン は5Hzの周期で繰り返される。

電子と陽電子のバンチの衝突の際に生成される低エネルギーの電子/陽電子 からなるビームバックグラウンドのため、バーテックス検出器の最内層の ヒットレートは、半径2cm、磁場3Tの場合、バンチ当り約1.5/cm2 に達すると予想されている。もしピクセルサイズが標準的な25μm の センサーを用いて1トレイン(2820バンチ)の間信号を蓄積した場合、 1本のトラックヒットが複数のピクセルを鳴らしてしまうことを考慮に入れると 10%以上のピクセルがヒットしてしまい、許容限度を超えてしまう。

Pixel occupancyを許容範囲(≈0.5%)に抑えるための一つの方法は、 センサーを1トレインあたり20回以上読み出すことである。この方法に 基づいたバーテックス検出器のR&Dはいくつものグループによって 行なわれているが、非常に速い読出し速度が要求されるため、その 実現可能性はまだ示されてはいない。

FPCCDを用いたバーテックス検出器では、発想を転換し、時間的に 20分割する代わりに空間的に20分割、すなわち20倍細かいピクセルを 持ったセンサーを用いようとするものである。ピクセルサイズが 5μmのセンサーを用いれば1トレインにわたって信号を蓄積しても pixel occupancy は0.5%程度に抑えることができる。FPCCDを用いた場合、 エピタキシャル層でのdiffusion による電荷の拡がりによって 多くのピクセルがヒットしてしまうのを防ぐために、有感層は 全空乏型である必要がある。

さらにFPCCDにはもう一つ、ビームによって誘起されるEMI (Electro Magnetic Interference)が全く問題にならないという利点がある。 SLACで行われた、世界初のリニアコライダーSLCでの実験-SLD-において、 ビームによって誘起されるEMIがバーテックス検出器の読み出しの障害となる現象が見られた。 しかしFPCCDのように、トレインとトレインの間で読み出す 方式であれば、EMIの影響を受けることは無い。

近年の携帯電話のカメラにはピクセルサイズが 5μm以下のものが 多くもちいられている。我々はILCのバーテックス検出器用 センサーとしては、FPCCDが最も実用化に近いものであると確信している。

2006.5.23.